#### JP5291492

Patent number:

JP5291492

**Publication date:** 

1993-11-05

Inventor:

KUMAGAI TAKASHI

Applicant:

SEIKO EPSON CORP

Classification:

- international:

H01L23/60; H01L27/04; H01L23/58; H01L27/04; (IPC1-7): H01L23/60;

H01L27/04


- european:

Application number: JP19920084010 19920406
Priority number(s): JP19920084010 19920406

Report a data error here

#### Abstract of JP5291492

PURPOSE:To prevent an electrostatic protective circuit of an initial stage gate circuit from being conductive owing to current noise. CONSTITUTION:In a semiconductor device which comprises a ground wiring 41 only for an output driver, a ground wiring 42 for circuits other than the output driver, a gate circuit for receiving an input signal, and an electrostatic protective circuit 34 for preventing a gate film of the gate circuit from being damaged owing to electrostaticity, the electrostatic protective circuit is supplied with ground potential from the ground wiring for circuits other than the output driver. Further, the electrostatic protective circuit is disposed in the vicinity of the gate circuit. Hereby, there is solved a problem of potential variations in the initial stage gate circuit produced upon the ground wiring potential being varied owing to the operation of the output driver, so that a highly stable semiconductor device is realized. Further, since the electrostatic protective circuit is disposed in the vicinity of the gate circuit which receives an input signal, an area increase of the semiconductor device is prevented.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁(JP)

# (12)公開特許公報 (A) (11)特許出願公開番号

特開平5-291492

(43)公開日 平成5年(1993)11月5日

(51) Int. C1.5

識別記号

庁内整理番号

技術表示箇所

H01L 23/60

27/04.

H 8427 - 4 M

D 8427 - 4 M

HO1L 23/56 B

審査請求 未請求,請求項の数2

(全7頁)

(21)出願番号

特願平4-84010

(22)出願日

平成4年(1992)4月6日

(71)出願人 000002369

セイコーエフソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 熊谷 敬

長野県諏訪市大和3丁目3番5号セイコー

プソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎

# (54) 【発明の名称】半導体装置


#### (57)【要約】

(修正有)

【目的】電流ノイズで初段ゲート回路部の静電保護回路 が導通することを防ぐ。

【構成】出力ドライバー専用接地配線41と、出力ドラ イバー以外の回路用接地配線42と、入力信号を受ける ゲート回路と、静電気による前記ゲート回路のゲート膜 破壊を防止する静電保護回路34を備える半導体装置に おいて、前記静電保護回路は前記出力ドライバー以外の 回路用接地配線から接地電位が供給されている。また、 前記静電保護回路が前記ゲート回路の近傍に配置されて いる。

【効果】出力ドライバー動作による接地線電位の振動発 生時の初段ゲート回路での電位変動を解決したので、高 い安定性を有する半導体装置を実現できる。また、静電 保護回路を入力信号を受けるゲート回路の近傍に配置さ れているので、半導体装置の面積増加を防ぐことができ



# 【特許請求の範囲】

【請求項1】出カドライバー専用接地配線と、出カドライバー以外の回路用接地配線と、入力信号を受けるゲート回路と、静電気による前記ゲート回路のゲート膜破壊を防止する静電保護回路を備える半導体装置において、前記静電保護回路は前記出カドライバー以外の回路用接地配線から接地電位が供給されていることを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、前記 静電保護回路が前記ゲート回路の近傍に配置されている ことを特徴とする半導体装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置、特に静電 保護回路の配置に関する。

[0002]

【従来の技術】従来のこの種の半導体装置としては、例えば、日経エレクトロニクス1988年9月5日号(no.455)、120頁至196頁記載のものがあった。

【0003】図6は従来の半導体装置における回路配置 を示す図であり、11、12は接地電位が接続されるV SSハット、13、14は電源電位が接続されるVDD パット、21、22、23は出力パット、24は入力信 号が接続される入力パットである。一般に、外部信号ピ ン配置の兼ね合いで、必ずしも前記入力パットは半導体 装置の特定の場所にまとめて配置されること難しく、一 部の入力パットは図6に示すように出力パットに隣接し て配置されることが多い。31、32、33は出力ドラ イバー回路、35は前記入力信号が接続される内部回路 の一部、45は入力信号を内部回路に接続するための信 号配線である。41、42は接地電位を内部回路に供給 するVSS配線であり、41は出力ドライバー回路専 用、42はその他回路用に用いられる。43、44は電 源電位を内部回路に供給するVDD配線であり、44は 出力ドライバー回路専用、43はその他回路用に用いら れる。ここで、出力ドライバー回路専用の接地線配線、 電源線配線を用いたのは、出力ドライバ回路で外部大負 荷容量駆動時に発生する電流ノイズが他回路の動作に影 響を与えるのを防ぐためであり、出力ドライバー回路系 40 とその他回路系の電源及び接地線の共通インピーダンス を少なくしている。34は静電気による前記内部回路3 5のゲート膜破壊を防止する静電保護回路であり、前記 入力パット24に隣接して配置され、接地電位への接続 はレイアウト効率を上げるため最近接の出力ドライバー 用接地配線41を用いて行なわれている。 -

【0004】図7は図6の配置をした従来の半導体装置の等価回路を示す図である。MOSトランジスタ35 2、353で構成されるインパータ351は内部回路の 初段ゲート回路の一例であり、入力は入力パット24に 50 接続される。MOSトランジスタ312、313で構成 されるインバータ311は出力ドライバー回路の一例で あり、その出力は出力パット21に接続される。MOS トランジスタ341は静電保護回路34の一例であり、 ドレイン電極は入力パット24に、ゲート電極及びソー ス電極は出力ドライバー回路内 NMO Sトランジスタ 3 13のソース電極と同一の接地線に接続される。抵抗4 11、インダクタンス412は出力ドライバー回路用接 地配線の寄生抵抗、寄生インダクタンスであり、抵抗4 41、インダクタンス442は出力ドライバー回路用電 源配線の寄生抵抗、寄生インダクタンスである。抵抗4 21、インダクタンス422は出力ドライバー以外の回 路用接地配線の寄生抵抗、寄生インダクタンスであり、 抵抗431、インダクタンス432は出力ドライバー以 外の回路用電源配線の寄生抵抗、寄生インダクタンスで ある。抵抗51および53、インダクタンス52および 54はボンディングワイヤー部の寄生抵抗、寄生インダ クタンスであり、おのおの個別に配置されている接地バ ット11、12から接続され、リードフレームを含む半 導体装置外部の接地配線の寄生抵抗64、寄生インダク タンス65を介して基準接地電位に接続される。また、 抵抗61、インダクタンス62および容量63はボンデ ィングワイヤーおよびリードフレームを含む出力パット 21に接続される信号ラインの寄生抵抗、寄生インダク タンスおよび負荷容量であり、一般に負荷容量63は1 00ピコファラッド程度もしくはそれ以上となる。尚、 図7等価回路では図6配置図で示される32、33出力 ドライバー回路は省略されている。

[0005]

【発明が解決しようとする課題】従来の半導体装置は上 記のように構成されているため、以下のような課題があ る。図7の半導体装置の等価回路において、出力パット 電位VOがハイレベルからローレベルに変化するとき、 負荷容量63に蓄積された電荷は、導通したNMOSト ランジスタ313、接地配線を介して急激に基準接地電 位に流れ込む。一般に、出力ドライバー回路は高負荷を 短時間に駆動できるよう能力が高くなる様設計し、オン 抵抗は接地配線系の寄生インピーダンスと同程度となる ため、NMOSトランジスタ313のソース電位VS1 はVOが降下すると同時に上昇する。前述の文献ではV S1は最大2.14Vにもなると報告している。その 後、電流の急激な変化と、出力パットに接続される信号 ラインおよび接地配線に介在する寄生抵抗、寄生インダ クタンスにより接地線に電位の振動を引き起こす。図8 は半導体装置内部電圧の時間変化を示すものでありV O、VS1は図8の様になる。 一方、内部回路内のN MOSトランジスタ353のソース電位VS2は出力ド ライバー回路の接地配線系との共通インピーダンスが抵 抗64、インダクタンス65のみであり、また動作電流 も出力ドライバー回路に比べ十分に低いため、上記動作

時の接地線電位の振動も小さい。

【0006】しかし、静電保護回路のNMOSトランジ スタ341のソース電位はVS1であるため、例えば入 カバット電位VGにTTLレベルのローレベルである 0.8 Vが印加されていた場合、上述の VS1の上昇で VS1とVGの電位差がNMOSトランジスタ341の しきい値電圧より大きくなると、同トランジスタが導通 しVGの電位も上昇する。このNMOSトランジスタの しきい値電圧は0.6 V程度であるため、VGは最大 1.5 V以上まで上昇することになる。インバータ35 1がTTLレベルコンパチブルであるとするとそのスレ ショルド電圧は1.5 V程度であるから、上記動作では 本来論理的にロウレベルであるべき入力レベルが一時的 に不定レベルもしくはハイレベルと判定されことにな る。従って、従来の半導体装置では出力ドライバー動作 時の電流により内部電源配線に電位変動が発生した場 合、誤動作が発生するという課題を有していた。

#### [0008]

【課題を解決するための手段】本発明の半導体装置は、出力ドライバー専用接地配線と、出力ドライバー以外の回路用接地配線と、入力信号を受けるゲート回路と、静電気による前記ゲート回路のゲート膜破壊を防止する静電保護回路を備える半導体装置において、前記静電保護回路は前記出力ドライバー以外の回路用接地配線から接地電位が供給されていることを特徴とする半導体装置であり、また上記構成の半導体装置において、前記静電保 30 護回路が前記ゲート回路の近傍に配置されていることを特徴とする半導体装置である。

# [0009]

【作用】本発明の半導体装置では、電流ノイズ等により電源線、接地線に電位変動が発生しても、半導体装置の初段ゲート回路のゲート端子に接続される静電保護回路の接地電位への影響は少なく、静電保護回路が導通することはない。

#### [001.0]

【実施例】図1は本発明の請求項1に係わる実施例の一例を示す半導体装置の回路配置を示す図である。図1中、静電保護回路34を除いたその他構成要素の配置は図6の従来装置の配置と同一である。静電保護回路34は信号配線45に接続されると共に、接地線への配線は出力ドライバー以外の回路用接地配線42を用いて行なわれている。

【0011】図2は図1の配置をした本発明の半導体装置の等価回路を示す図である。本発明の半導体装置の等価回路は、静電保護回路内のNMOSトランジスタ34 1の接地線の接続方法を除き図7の従来装置の等価回路 50 と同一である。NMOSトランジスタ341のゲート電極およびソース電極は、前述のように出力ドライバー以外の回路用接地配線42に接続されているため、等価回路では寄生抵抗423、寄生インダクタンス424を介して出力ドライバー以外の回路用接地パット12に接続される。

【0012】図2の半導体装置の等価回路において、出力パット電位VOがハイレベルからローレベルに変化するとき、負荷容量63に蓄積された電荷は、導通したNMOSトランジスタ313、接地配線を介して急激に基準接地電位に流れ込み、従来装置と同様に出力ドライバー回路内NMOSトランジスタ313のソース電位VS3はVOが降下すると同時に上昇し、その後振動する。【0013】一方、内部回路内のNMOSトランジスタ353のソース電位VS2は出力ドライバー回路の接地配線系との共通インピーダンスが抵抗64、インダクタンス65のみであり、また動作電流も出力ドライバー回路に比べ十分に低いため、上記動作時の接地線電位VS2の振動も小さい。

【0014】また、静電保護回路のNMOSトランジスタ341のソース電位VS1はNMOSトランジスタ353と同様であり、また動作電流は流れないため、上記動作時の接地線電位VS1の振動も小さくVS2と同じになる。

【0015】この様な状態で、入力パット電位VGに例えばTTLレベルのローレベルである0.8Vが印加されていたとき、上述の接地線系の振動が発生した場合でもNMOSトランジスタ341の接地電位VS1の振動は十分小さく、VS1の電位がVGより上昇することはない。よって、NMOSトランジスタ341が導通する事はないので、VGの電位は0.8V固定となる。従って、本発明の半導体装置では出力ドライバー動作時の電流により内部電源配線に電位変動が発生した場合でも、インバータ351が受ける影響は極小であり、誤動作が発生することはない。

【0016】図3は本発明の半導体装置内部電圧の時間 変化を示す図である。

【0017】図4は本発明の請求項2に係わる実施例の一例を示す半導体装置の回路配置を示す図である。図4中、静電保護回路34を除いたその他構成要素の配置は図6の従来装置の配置と同一である。静電保護回路34は信号配線45に接続されていると共に、信号配線45が接続される内部回路35に隣接して配置され、接地線への結線は内部回路35の接地配線の近傍にて行なわれる。

【0018】図5は図4の配置をした本発明の半導体装置の等価回路を示す図である。図5の等価回路は、静電保護回路内のNMOSトランジスタ341の接地線の接続方法を除き図7の従来装置の等価回路と同一である。NMOSトランジスタ341のゲート電極およびソース

5

電極は、前述のように内部回路35の近傍に接続されているため、等価回路ではNMOSトランジスタ353のソース電極と同一ノードに接続される。

【0019】図5の半導体装置の等価回路において、出力パット電位VOがハイレベルからローレベルに変化するとき、負荷容量63に蓄積された電荷は、導通したNMOSトランジスタ313、接地配線を介して急激に基準接地電位に流れ込み、従来装置と同様に出力ドライバー回路内NMOSトランジスタ313のソース電位VS3はVOが降下すると同時に上昇し、その後振動する。【0020】一方、内部回路内のNMOSトランジスタ353のソース電位VS2および静電保護回路のNMOSトランジスタ341のソース電位VS1は出力ドライバー回路の接地配線系との共通インピーダンスが抵抗64、インダクタンス65のみであり、また動作電流も出力ドライバー回路に比べ十分に低いため、上記動作時の接地線電位VS2の振動も小さい。

【0021】この様な状態で、入力バット電位VGに例えばTTLレベルのローレベルである0.8 Vが印加されていたとき、上述の接地線系の振動が発生した場合でもNMOSトランジスタ341の接地電位VS1の振動は十分小さく、VS1の電位がVGより上昇することはない。よって、NMOSトランジスタ341が導通することはないので、VGの電位は0.8 V固定となる。従って、本発明の半導体装置では出力ドライバー動作時の電流により内部電源配線に電位変動が発生した場合でも、インバータ351が受ける影響は極小であり、誤動作が発生することはない。

【0022】また、この本発明の請求項2に係わる半導体装置では静電保護回路という装置に必須な回路の配置場所を工夫するだけで上述の効果が得られ、本発明の請求項1に係わる半導体装置に比べ静電保護回路のための追加的な接地配線の配置による装置面積増加をともなわず実現できるという効果が付加される。

## [0023]

【発明の効果】以上に述べたように本発明では、静電保 護回路の接地配線を出力ドライバー以外の回路用接地配 線を用いて行なうことにより、出力ドライバー動作によ る接地線電位の振動発生時の初段ゲート回路での電位変 動を解決したので、高い安定性を有する半導体装置を実 現できる。

【0024】また、本発明では、静電保護回路を入力信号を受けるゲート回路の近傍に配置されているので、上記効果に加え、半導体装置の面積増加を防ぐことができる。

## 【図面の簡単な説明】

【図1】本発明の請求項1に係わる半導体装置の回路配置を示す図。

【図2】本発明の請求項1に係わる半導体装置の等価回 路図。

【図3】本発明の半導体装置の動作波形図。

【図4】本発明の請求項2に係わる半導体装置の回路配置を示す図。

【図5】本発明の請求項2に係わる半導体装置の等価回路図。

【図6】従来の半導体装置の回路配置を示す図。

【図7】従来の半導体装置の等価回路図。

【図8】従来の半導体装置の動作波形図。

#### 0 【符号の説明】

11、12···VSSパット

13、14・・・VDDパット

21、22、23・・・出力パット

24・・・入力パット

31、32、33・・・出力ドライバー回路

34・・・静電保護回路

35・・・内部回路

41・・・出力ドライバー回路用接地配線

42・・・出力ドライバー以外の回路用接地配線

43・・・出力ドライバー以外の回路用電源配線

44・・・出力ドライバー回路用電源配線

45・・・信号配線

51、53、61、64・・・寄生抵抗


52、54、62、65・・・寄生インダクタンス

63・・・負荷容量


411、421、423、431、441・・・寄生抵抗

412、422、424、432、442・・・寄生インダクタンス


[図1]




[図3]




【図2】




٠.




[図6]



[図5]



[図7]



[図8]

